Forum: Programmieren allgemein
by d3g,
19. Apr 2004
Nun ja, die CPU sollte doch bei Angabe einer physikalischen Adresse auf diese zugreifen können. Wenn es eine CPU gibt, die das nicht kann, dann möchte ich wissen, wie das Betriebssystem Paging vollzieht. Schließlich ist das Resultat des Pagings eine physikalische Adresse. Wenn die CPU nun auf den Speicher anhand physikalischer Adressen zugreift, ist die eiegentliche Speicherverwaltung doch...
Forum: Programmieren allgemein
by d3g,
19. Apr 2004
Was hat Intel damit zu tun? Die Speicherverwaltung ist doch einzig und allein Sache des Betriebssystems.
Wirklich? Warum braucht das Betriebssystem dann noch eine Speicherverwaltung, wenn der Prozessor Segmentation und Paging von selbst macht?
:wiejetzt:
Forum: Programmieren allgemein
by d3g,
18. Apr 2004
Du meinst also, dass für jedes Segment ein eigener logischer Adressraum geschaffen wird? Dieses Verhalten müsste doch betriebssystemabhängig sein, da es eigentlich zu Lasten der Performance geht, wenn man logische Adressräume schafft, obwohl man mit dem Register den gesamten linearen bzw. sogar den gesamten physikalischen Adressraum adressieren könnte. Auf 8086 machte das ja noch Sinn, weil man...
Forum: Programmieren allgemein
by d3g,
17. Apr 2004
ebp reicht doch, um 4 GB Speicher zu adressieren, warum sollte man dazu 64 bit benutzen?
Forum: Programmieren allgemein
by d3g,
17. Apr 2004
ist der der Inhalt der Speicherstelle "Inhalt von ebp minus 8". Wenn in ebp z.b. 0xDEADBEEF ist, dann ist ebp-8 0xDEADBEE7. Wenn an der Speicherstelle 0xDEADBEE7 nun 0xAB steht, ist 0xAB. Analog gilt das gleiche für .
Die gleichen Register wie ax, dx und di, nur 32-bittig. mit ax, dx und di greifst du in 32-bit-Assembler auf den niederwertigen Teil von eax, edx und edi zu.
